智能制造评估

加盟VIP

e-works数字化企业网 » 资料 » PLM综合

基于VHDL的数字电子钟的设计

发布时间：2011-06-17

作者：田延娟

资料简介：

［摘要］本文以一款数字钟设计为例, 较详细的介绍了如何用VHDL 语言设计数字电路, 由此说明利用VHDL开发数字电路的优点。

文档大小：182KB

星级：

下载所需E币：免费

相关文档推荐

基于数字孪生的智造大脑建设

智能工厂和装备的数字孪生方案——WAGO SCADA

Howden：可扩展混合现实解决方案增强客户整体体验

中集集团：通过物联网探索，加速数字化工厂管理

新迪：数字化的基础—数字设计与协同分享

天喻软件：“以图赋智”助力企业转型升级的应用实践

华天软件全流程工业软件助力企业数字化转型

开目软件：数字化转型与三维工艺设计及管理应用实践

典道互联：基于数字化的设计工艺制造一体化

海克斯康：打造智能生态，助力企业数字化转型

关键词阅读

VHDL EDA设计数字钟数字电路