Verilog HDL综合实用教程(四)_综合_产品创新数字化(PLM)_资料

综合

当前位置：e-works首页 > 资料 > 产品创新数字化(PLM) > 综合

资料名称：
Verilog HDL综合实用教程(四)
资料关键字：
Verilog HDL 逻辑门结构建模
资料语言：
简体中文
运行环境：
WinXP Win2K Win9x
授权方式：
共享资料
资料大小：
152KB
资料星级：

所需E币：
本次下载需要 0 E币
上传时间：
2008-8-23 0:00:00
原创作者：
J·Bhasker
下载次数：
3
资料简介：
本书是Verilog HDL寄存器传输级综合方面的实用指南，提供了大量可综合的Verilog HDL示例，详细介绍了Verilog HDL结合所支持的各种语怯结构，井且用示例说明了如何把这些可综合的结构搭配起来对各种费件元件进行建模。本书还详细讲解了造成设计模型和结合出的间表功能不一致的常见原因，并给出了避免产生这些错误的建议。
第4章介绍可应用于Verilog HDL模型以综合出优质网表的各种有效技术。本章介绍的各种优化手段如果不能由综合系统自动实现，则需要由设计者手工加以实现。
下载说明：
*只有网站登录会员才能下载此资料，如果尚未登录，请登录。如果你不是会员，请免费注册。
*普通会员可以下载1～3星级的资料，VIP会员可以下载1～5星级资料
*一星级，二星级资料，可以免费下载
三星级资料下载需要花费8E币
四星级资料下载需要花费32E币
五星级资料下载需要花费64E币
*可以通过在文章区发表原创文章、在论坛区发贴、上传资料、在社区点击广告四种方式获得E币，
具体信息可以参考http://news.e-works.net.cn/category6/news11146.htm。
*如发现资料无法下载，请发邮件至editor@e-works.net.cn。
*如果用网际快车、迅雷等软件不能正常下载本站资料，请直接用IE下载。